1. Шестнадцатеричное число ЕА₁₆ эквивалентно двоичному:

 

1. A) 1110 1010₂

 

1. B) 1011 1001₂

 

1. C) 1010 1110₂

 

1. D) 1000 1111₂

 

1. E) 1111 1010₂

 

2. 2. Восьмеричное число 7642₈ эквивалентно двоичному:

 

1. A) 1111 1010 0010₂

 

1. B) 1111 1010 0100₂

 

1. C) 1111 1010 1000₂

 

1. D) 1110 1000 0001₂

 

1. E) 1001 1001 1111₂

 

3. Десятичному числу 99₁₀ в коде 8421 ВСD соответствует число:

 

1. A) 1001 1001 _ВСD

 

1. B) 0110 0001 _ВСD

 

1. C) 1010 1010 _ВСD

 

1. D) 1010 0001 _ВСD

 

1. E) 1010 1001 _ВСD

 

4. Представленная таблица является таблицей истинности логического элемента:

Таблица

А В С	У
0  0   0 0  0   1 0  1   0 0  1   1 1  0   0 1  0   1 1  1   0 1  1   1	10 0 0 0 0 01

 

A)    исключающее ИЛИ – НЕ

 

1. исключающее ИЛИ

 

C)    ИЛИ – НЕ

 

1. И – НЕ

 

1. ИЛИ

 

5. 5. Десятичное число 3336₁₀ эквивалентно восьмеричному:

 

1. A) 6410₈

 

1. B) 6340₈

 

1. C) 6220₈

 

1. D) 6228₈

 

1. E) 6100₈

 

6. 6. Двоичному числу 0001 1111₂ соответствует десятичное:

 

1. A) 31₁₀

 

1. B) 30₁₀

 

1. C) 29₁₀

 

1. D) 32₁₀

 

1. E) 33₁₀

 

7. Шестнадцатеричному числу 34СF₁₆ соответствует десятичное:

 

1. A) 13519₁₀

 

1. B) 13569₁₀

 

1. C) 13319₁₀

 

1. D) 12689₁₀

 

1. E) 15319₁₀

 

8. 8. Двоичному числу 10 1100 0111₂ соответствует восьмеричное:

 

1. A) 1307₈

 

1. B) 1306₈

 

1. C) 1207₈

 

1. D) 1206₈

 

1. E) 2307₈

 

9. Числу 1001 0010, записанному в двоично-десятичном коде 8421 BCD, соответствует десятичное:

 

1. A) 92₁₀

 

1. B) 146₁₀

 

1. C) 29₁₀

 

1. D) 81₁₀

 

1. E) 82₁₀

 

10. Представленная таблица является таблицей истинности для вентиля:

Таблица

В	А	Y
0	0	0
0	1	1
1	0	1
1	1	0

 

1. A) исключающее ИЛИ

 

1. B) И

 

1. C) НЕ

 

1. D) ИЛИ-НЕ

 

1. E) ИЛИ

 

$$15$$

 

 

1. D-триггер можно получить из тактируемого RS-триггера, добавив к нему:

 

1. инвертор

 

1. логический элемент И

 

1. логический элемент ИЛИ

 

1. логический элемент исключающий ИЛИ

 

1. логический элемент исключающий ИЛИ-НЕ

 

2. Если десять триггеров соединены последовательно, и вы желаете сбросить их в состояние , каким способом лучше всего воспользоваться:

 

1. подать сигнал низкого уровня на вход очистки всех триггеров одновременно

 

1. установить все триггеры с помощью сигнала синхронизации

 

1. подать сигнал низкого уровня на вход предустановки всех триггеров одновременно

 

1. выключить на мгновение питание

 

1. повысить напряжение питания, пока не установятся нужные состояния

 

3. Определите двоичные сигналы на выходах триггера:

 

 

1. Q = 1; = 0

 

1. Q = 0; = 1

 

1. Q = 1; = 1

 

1. Q = 0; = 0

 

1. без изменений (предыдущее состояние)

 

4. Определите двоичные сигналы на выходах триггера:

 

 

 

1. Q=0; =1

 

1. Q=1; =0

 

1. без изменения

 

1. Q=0; ==0

 

1. Q=1; =1

 

5. Определите двоичные сигналы на выходах триггера:

 

 

 

 

 

 

1. без изменений (предыдущее состояние)

 

1. Q = 0;= 1

 

1. Q = 1; =1

 

1. Q=1; = 0

 

1. Q = 0; = 0

 

6. Определите двоичные сигналы на выходах триггера:

 

 

1. Q =0; =1

 

1. предыдущее состояние

 

1. Q = 1; = 1

 

1. противоположное состояние

 

1. Q = 1;=0

 

7. Десятичному числу 14₁₀ соответствует число в коде с избытком 3:

 

1. 0100 0111

 

1. 0111 0100

 

1. 1000 1000

 

1. 0001 1000

 

1. 1100 0011

 

8. Двоичному числу 1000 0000₂ эквивалентно десятичное:

 

1. A) 128₁₀

 

1. B) 127₁₀

 

1. C) 126₁₀

 

1. D) 182₁₀

 

1. E) 118₁₀

 

9. Десятичному числу 731₁₀ соответствует шестнадцатеричное:

 

1. A) 2DB₁₆

 

1. B) 2DA₁₆

 

1. C) 2DF₁₆

 

1. D) 2EA₁₆

 

1. E) 49E₁₆

 

10. Восьмеричному числу 6724₈ эквивалентно десятичное:

 

1. A) 3540₁₀

 

1. B) 3640₁₀

 

1. C) 3450₁₀

 

1. D) 3460₁₀

 

1. E) 2460₁₀

 

$$16$$

 

 

1. Десятичному числу 27₁₀ в коде с избытком 3 соответствует:

 

1. 0101 1010

 

1. 0010 0111

 

1. 0101 0101

 

1. 0111 0111

 

1. 0010 1010

 

2. Представленная таблица является таблицей истинности для вентиля:

Таблица

В	А	Y
0	0	1
0	1	0
1	0	0
1	1	1

 

1. исключающее ИЛИ-НЕ

 

1. И

 

1. НЕ

 

1. ИЛИ-НЕ

 

1. исключающее ИЛИ

 

3. Представленная таблица является таблицей истинности логического элемента:

Таблица

В	А		У
0	0		0
0	1		0
1		0	0
1		1	1

 

 

1. И

 

1. ИЛИ

 

1. И – НЕ

 

1. ИЛИ – НЕ

 

1. НЕ

 

4. Представленная таблица является таблицей истинности для вентиля:

Таблица

В	А	Y
0	0	1
0	1	1
1	0	1
1	1	0

 

1. И-НЕ

 

1. И

 

1. НЕ

 

1. ИЛИ-НЕ

 

1. исключающее ИЛИ

 

5. Представленная таблица является таблицей истинности для вентиля:

Таблица

В	А	Y
0	0	1
0	1	0
1	0	0
1	1	0

 

1. ИЛИ-НЕ

 

1. И

 

1. НЕ

 

1. И-НЕ

 

1. исключающее ИЛИ

 

6. Определите двоичные сигналы на выходах триггера

 

 

 

 

 

 

1. без изменений (предыдущее состояние)

 

7. Двоичное число 1101 1011₂ эквивалентно шестнадцатеричному:

 

1. A) DB₁₆

 

1. B) DC₁₆

 

1. C) DA₁₆

 

1. D) DE₁₆

 

1. E) DF₁₆

 

8. Инвертирование входов вентиля И изменяет его функцию на функцию:

 

1. вентиля ИЛИ-НЕ

 

1. вентиля И

 

1. вентиля ИЛИ

 

1. проинвертированного вентиля И

 

1. вентиля исключающего ИЛИ

 

9. Инвертирование входов вентиля ИЛИ изменяет его функцию на функцию:

 

1. вентиля И-НЕ

 

1. вентиля ИЛИ

 

1. вентиля исключающего ИЛИ-НЕ

 

1. вентиля ИЛИ-НЕ

 

1. вентиля НЕ

 

10. На рисунке изображена логическая схема

 

 

1. RS — триггера

 

1. JK — триггера

 

1. D — триггера

 

1. T — триггера

 

1. тактируемого RS – триггера

 

 

 

 

$$17$$

 

 

1. Булево выражение описывает функцию:

 

1. исключающее ИЛИ-НЕ

 

1. исключающее ИЛИ

 

1. И

 

1. ИЛИ

 

1. ИЛИ-НЕ

 

2. В каком режиме будет находиться обычный RS-триггер (на элементах И-НЕ), если подать на входы S=R=1?

 

1. в режиме хранения

 

1. в режиме установки 1

 

1. в режиме установки 0

 

1. в запрещенном состоянии

 

1. в режиме переключения

 

3. В каком режиме будет находиться обычный RS-триггер (на элементах И-НЕ), если подать на входы S=R=0?

 

1. в запрещенном состоянии

 

1. в режиме установки 1

 

1. в режиме установки 0

 

1. в режиме хранения

 

1. в режиме переключения

 

4. В каком режиме будет находиться обычный RS-триггер (на элементах И-НЕ), если подать на входы S=0; R=1?

 

1. в режиме установки 1

 

1. в неопределенном состоянии

 

1. в режиме установки 0

 

1. в режиме хранения

 

1. в режиме переключения

 

5. В каком режиме будет находиться обычный RS-триггер (на элементах И-НЕ), если подать на входы S=1; R=0?

 

1. в режиме установки 0

 

1. в неопределенном состоянии

 

1. в режиме установки 1

 

1. в режиме хранения

 

1. в режиме переключения

 

6. Тактируемый RS-триггер можно получить добавив в схему обычного RS-триггера?

 

1. два дополнительных элемента И-НЕ

 

1. инвертор

 

1. два элемента И

 

1. два элемента ИЛИ

 

1. два элемента исключающее ИЛИ

 

7. В каком режиме будет находиться тактируемый RS-триггер, если на входы S, R подаются уровни логического нуля?

 

1. в режиме хранения

 

1. в режиме установки 1

 

1. в режиме установки 0

 

1. в запрещенном состоянии

 

1. в режиме переключения

 

8. В каком режиме будет находиться тактируемый RS-триггер, если на входы S, R подаются уровни логической единицы?

 

1. в запрещенном состоянии

 

1. в режиме установки 1

 

1. в режиме установки 0

 

1. в режиме хранения

 

1. в режиме переключения

 

9. В каком состоянии будут находиться выходы тактируемого RS-триггера, если на входы S=0; R=1?

 

 

 

1. в неопределенном состоянии

 

1. без изменения

 

1. выходы триггера будут переключаться

 

10. В каком состоянии будут находиться выходы тактируемого RS-триггера, если на входы S=1; R=0?

 

 

 

1. в неопределенном состоянии

 

1. без изменения

 

1. выходы триггера будут переключаться

 

$$18$$

 

 

1. В каком режиме будет находиться D-триггер, если на его входы поступают следующие сигналы: PS=0; CLR=1; входы CLK; D заблокированы?

 

1. в режиме асинхронной установки 1

 

1. в режиме асинхронной установки 0

 

1. в режиме установки 1

 

1. в режиме установки 0

 

1. в запрещенном состоянии

 

2. В каком режиме будет находиться D-триггер, если на его входы поступают следующие сигналы: PS=1; CLR=0; входы CLK; D заблокированы?

 

1. в режиме асинхронной установки 0

 

1. в режиме асинхронной установки 1

 

1. в режиме установки 1

 

1. в режиме установки 0

 

1. в запрещенном состоянии

 

3. Если оба асинхронных входа D-триггера приведены в неактивное состояние, а на входе D установлена 1 , то при прохождении тактового импульса, триггер будет находиться:

 

1. в режиме установки 1

 

1. в режиме установки 0

 

1. в режиме асинхронной установки 1

 

1. в режиме асинхронной установки 0

 

1. в запрещенном состоянии

 

4. Если оба асинхронных входа D-триггера приведены в неактивное состояние, а на входе D установлен 0 , то при прохождении тактового импульса, триггер будет находиться:

 

1. в режиме установки 0

 

1. в режиме установки 1

 

1. в режиме асинхронной установки 1

 

1. в режиме асинхронной установки 0

 

1. в запрещенном состоянии

 

5. Если асинхронные входы (PS и CLR) находятся в неактивных состояниях, а на синхронные входы подаются сигналы: J=K=0, то JK-триггер будет находится:

 

1. в режиме хранения

 

1. в режиме переключения

 

1. в запрещенном состоянии

 

1. в режиме установки 1

 

1. в режиме установки 0

 

6. Если асинхронные входы (PS и CLR) находятся в неактивных состояниях, а на синхронные входы подаются сигналы: J=K=1, то JK-триггер будет находится:

 

1. в режиме переключения

 

1. в режиме хранения

 

1. в запрещенном состоянии

 

1. в режиме установки 1

 

1. в режиме установки 0

 

7. Если асинхронные входы (PS и CLR) находятся в неактивных состояниях, а на синхронные входы подаются сигналы: J=1; K=0, то JK-триггер будет находится:

 

1. в режиме установки 1

 

1. в режиме переключения

 

1. в запрещенном состоянии

 

1. в режиме хранения

 

1. в режиме установки 0

 

8. Если асинхронные входы (PS и CLR) находятся в неактивных состояниях, а на синхронные входы подаются сигналы: J=0; K=1, то JK-триггер будет находится:

 

1. в режиме установки 0

 

1. в режиме переключения

 

1. в запрещенном состоянии

 

1. в режиме установки 1

 

1. в режиме асинхронной установки 0

 

9. Если на асинхронные входы подаются сигналы: PS=0; CLR=1, то JK-триггер будет находится:

 

1. в режиме асинхронной установки 1

 

1. в режиме переключения

 

1. в запрещенном состоянии

 

1. в режиме установки 1

 

1. в режиме установки 0

 

10. Если на асинхронные входы подаются сигналы: PS=1; CLR=0, то JK-триггер будет находится:

 

1. в режиме асинхронной установки 0

 

1. в режиме переключения

 

1. в запрещенном состоянии

 

1. в режиме установки 1

 

1. в режиме установки 0

 

$$19$$

 

 

1. Логическая схема JK-триггера отличается от схемы тактируемого RS-триггера:

 

1. двумя обратными связями

 

1. дополнительным инвертором

 

1. дополнительным элементом И

 

1. дополнительным элементом ИЛИ

 

1. двумя прямыми связями

 

2. В каком режиме находится триггер на рисунке?

 

 

1. переключение

 

1. асинхронная установка 1

 

1. установка 1

 

1. установка 0

 

1. асинхронная установка 0

 

3. В каком режиме находится триггер?

 

 

 

 

 

 

 

 

1. установка 1

 

1. установка 0

 

1. хранение

 

1. запрещенное состояние

 

1. состояние покоя

 

4. В каком режиме находится триггер?

 

 

 

1. установка 0

 

1. установка 1

 

1. хранение

 

1. запрещенное состояние

 

1. состояние покоя

 

5. В каком режиме находится триггер:

 

 

1. очистка (асинхронная установка 0)

 

1. установка 1

 

1. асинхронная установка 1

 

1. запрещенное состояние

 

1. установка 0

 

6. В каком режиме находится триггер?

 

 

1. предыдущее состояние (хранение)

 

1. очистка (асинхронная установка 0)

 

1. установка 1

 

1. асинхронная установка 1

 

1. установка 0

 

7. Представленная таблица является таблицей истинности для вентиля:

Таблица

В	А	Y
0	0	0
0	1	0
1	0	0
1	1	1

 

1. И

 

1. ИЛИ

 

1. НЕ

 

1. ИЛИ-НЕ

 

1. исключающее ИЛИ

 

8. Представленная таблица является таблицей истинности для вентиля:

Таблица

В	А	Y
0	0	0
0	1	1
1	0	1
1	1	1

 

1. ИЛИ

 

1. И

 

1. НЕ

 

1. ИЛИ-НЕ

 

1. исключающее ИЛИ

 

9. Представленная таблица является таблицей истинности для вентиля:

Таблица

А	Y
0	1
1	0

 

1. НЕ

 

1. ИЛИ

 

1. НЕ

 

1. ИЛИ-НЕ

 

1. исключающее ИЛИ

 

10. На рисунке показана схема:

 

 

 

1. асинхронного счетчика по модулю 4

 

1. синхронного счетчика по модулю 2

 

1. асинхронного счетчика по модулю 2

 

1. асинхронного 3 – разрядного вычитающего счетчика

 

1. самоостанавливающегося вычитающего счетчика

 

$$20$$

 

 

1. На рисунке показана схема:

 

 

1. асинхронного счетчика по модулю 5

 

1. синхронного счетчика по модулю 3

 

1. асинхронного счетчика по модулю 8

 

1. вычитающего счетчика по модулю 4

 

1. трёхразрядного самоостанавливающегося вычитающего счетчика

 

2. На рисунке изображена схема:

 

 

1. последовательного регистра сдвига

 

1. асинхронного счетчика

 

1. параллельного регистра сдвига

 

1. синхронного счетчика

 

1. вычитающего счетчика

 

3. Представленная таблица является таблицей истинности:

Таблица

 

A	B		C0
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

 

 

1. полусумматора

 

1. полного сумматора

 

1. полувычитателя

 

1. полного вычитателя

 

1. параллельного сумматора

 

4. На рисунке изображена схема:

 

 

 

1. полного сумматора

 

1. полного вычитателя

 

1. полувычитателя

 

1. 4–разрядного сумматора–вычитателя

 

1. интегрального сумматора

 

5. На рисунке изображена схема:

 

 

1. полувычитателя

 

1. полусумматора

 

1. полного вычитателя

 

1. последовательного сумматора

 

1. параллельного сумматора

 

6. В таблице истинности полного вычитателя Bin означает:

Таблица

А	B	Bin	Di	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

 

 

1. заём в младший разряд

 

1. разность

 

1. заём из старшего разряда

 

1. перенос в старший разряд

 

1. сумма

 

7. В таблице истинности полного вычитателя D_i означает:

Таблица

А	B	Bin	Di	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

 

1. разность

 

1. заем в младший разряд

 

1. заём из старшего разряда

 

1. перенос в старший разряд

 

1. сумма

 

8. Таблица является таблицей истинности:

Таблица

А	B	Bin	Di	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

 

 

1. полного вычитателя

 

1. полного сумматора

 

1. полусумматора

 

1. полувычитателя

 

1. логического элемента ИЛИ

 

9. На рисунке показана схема:

 

 

 

 

1. 4-х разрядного асинхронного счетчика по модулю 16

 

1. асинхронного счетчика

 

1. вычитающего счетчика

 

1. самоостанавливающегося вычитающего счетчика

 

1. асинхронного счетчика по модулю 4

 

10. На рисунке показана схема:

 

 

1. 3-х разрядного синхронного счетчика по модулю 8

 

1. асинхронного счетчика по модулю 8

 

1. асинхронного счетчика по модулю 10

 

1. 4-х разрядного синхронного счетчика

 

1. параллельного регистра сдвига

 

 

$$21$$

 

 

1. На рисунке изображена структурная схема:

 

 

 

1. 4-х разрядного кольцевого параллельного регистра сдвига

 

1. последовательного регистра сдвига

 

1. синхронного декадного счетчика

 

1. асинхронного декадного счетчика

 

1. вычитающего счетчика

 

2. На рисунке дана схема:

 

 

1. полного вычитателя

 

1. полного сумматора

 

1. полусумматора

 

1. интегрального сумматора

 

1. параллельного сумматора

 

3. Представленная таблица является таблицей истинности:

Таблица

A	B	Di	B0
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

 

 

1. полувычитателя

 

1. полного вычитателя

 

1. полусумматора

 

1. полного сумматора

 

1. параллельного вычитателя

 

4. В таблице истинности полного сумматора С₀ означает:

Таблица

Сin	B	A		C0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

 

 

1. перенос в старший разряд

 

1. перенос из младшего разряда

 

1. сумма

 

1. разность

 

1. заем из старшего разряда

 

5. На рисунке показана схема:

 

 

 

1. 3-х разрядного асинхронного счетчика по модулю 8

 

1. синхронного счетчика по модулю 8

 

1. асинхронного счетчика по модулю 2

 

1. счетчика обратного действия (вычитающего счетчика)

 

1. самоостанавливающегося счетчика

 

6. На рисунке показана схема:

 

 

1. двухразрядного самоостанавливающегося счетчика обратного действия (вычитающего счетчика)

 

1. трехразрядного вычитающего счетчика циклического типа

 

1. асинхронного счетчика, считающего в прямом направлении

 

1. синхронного счетчика

 

1. последовательного регистра сдвига

 

7. На рисунке изображена схема:

 

 

1. полусумматора

 

1. полного сумматора

 

1. полувычитателя

 

1. интегрального сумматора

 

1. последовательного сумматора

 

8. На рисунке изображена структурная схема:

 

 

1. 4-х разрядного параллельного вычитателя

 

1. 4-х разрядного параллельного сумматора

 

1. 4-х разрядного сумматора-вычитателя

 

1. последовательного сумматора

 

1. последовательного вычитателя

 

9.Представленная таблица является таблицей истинности:

Таблица

Cin	B	A		Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

 

1. полного сумматора

 

1. полусумматора

 

1. полувычитателя

 

1. полного вычитателя

 

1. сумматора-вычитателя

 

10. В таблице истинности полного вычитателя B_о означает:

Таблица

A	B	Bin	Di	Bo
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1